物理感知综合：AI 时代 EDA 的破局之道

随着半导体工艺节点迈向 7nm 及以下，单芯片晶体管数量已突破数百亿大关。在当前算力充沛的时代，如何高效利用计算资源来应对极度复杂的设计挑战，已成为产业关注的焦点。然而，传统 EDA 流程中前端逻辑综合与后端物理设计的分离式架构，正逐渐成为制约高性能芯片、GPU 及各类专用芯片性能提升的关键瓶颈。

物理感知综合（Physical aware synthesis）作为连接前后端的关键枢纽，正成为打破这一僵局的破局之道。它不仅能显著提升传统EDA的性能上限，更能从容适配 Chiplet、3D IC 等先进封装设计需求。复芯智感的 PhyLS 平台正是顺应这一技术演进趋势，利用高性能计算与先进算法实现流程突破的典型实践。

01 核心痛点｜先进工艺下的流程割裂困局

1. 前后端设计的表征差异

在传统数字芯片设计流程中，前端逻辑综合主要聚焦于布尔空间的逻辑优化，依赖抽象的线负载模型（Wire load model）。这种模式对芯片真实的物理布局缺乏感知，优化过程具有盲目性。 而后端物理实现则需直面几何空间的布局布线，处理实际的 RC 参数、绕线路径和密度约束。

这种流程割裂导致前端综合阶段因缺乏物理信息，其对时序和功耗的优化往往不够准确。设计团队因此不得不面临高昂且漫长的“综合-布局-由于时序不收敛-重新综合”的迭代返工，严重拖慢产品上市时间。

2. 先进工艺下的物理效应挑战

进入7nm及以下制程，互连线（Interconnect）对延迟和功耗的主导作用远超晶体管本身，布线拥塞（Congestion）成为制约芯片性能的 核心路障。传统方法无法在早期预判这些物理参数，导致优化结果与 Sign-off 阶段存在巨大偏差。在算力资源不再是瓶颈的今天，这种低效的迭代模式显得尤为不可接受。

02 技术演进｜物理感知综合的迭代之路

物理感知综合技术的发展并非一蹴而就，而是学术界理论突破 与工业界工具落地双轮驱动的结果。纵观过去三十年，无论是商业EDA巨头还是顶级学术会议，都在不断探索如何填平逻辑与物理之间的鸿沟。

1. 商业工具演进：从物理整合到统一引擎

商业EDA工具的演进史，本质上是一部前后端融合深度的进化史，主要经历了三个阶段：

• 物理综合的萌芽期（1999-2004）： 世纪之交，Synopsys 推出的 Physical Compiler (1999) 与 Cadence 的 PKS (1999) 率先开启了RTL-to-placed-gates的尝试，试图在综合阶段引入布局信息。随后，Magma 的 Blast Fusion (2003) 更是激进地通过单一可执行文件打通 RTL 到 GDSII，提出了“深度耦合”的理念，虽然受限于当时的算力，但为后续技术指明了方向。
• 物理感知的深化期（2010-2015）： 随着工艺节点的演进，Synopsys Design Compiler Graphical (2010) 与 Cadence RTL Compiler (2013) 开始在综合器中引入更复杂的拥塞热点预测和What-if探索功能。Mentor 的 RealTime Designer (2013) 则提出了Place First方法学，试图将物理实现前置。
• 统一数据模型的融合期（2018-2025）： 进入先进制程时代，为了彻底消除相关性偏差，Synopsys Fusion Compiler (2018) 架构了统一的数据模型，Cadence Genus iSpatial (2020) 则直接集成了后端的 GigaPlace 引擎。

2. 学术前沿探索：从“FPGA映射”到“全流程重构”

学术界的探索则更加聚焦于底层算法的突破，为工业界提供了源源不断的理论弹药：

• 早期探索与同步方法（90s - 00s）： 早期的研究主要致力于在 FPGA 设计中结合工艺映射与布局，通过同步优化来最小化延迟，奠定了物理感知的基础理论。
• 算法优化与物理指导（10s）： 进入2010年代，研究重点转向物理设计算法效率与精确性，如在多项式时间内的延迟最优布局算法，或利用斯坦纳树更好地指导物理设计收敛，解决了大型设计中的互连缩放难题。
• 新一代物理驱动框架（20s - 至今）： 近年来的研究呈现井喷态势，PigMap 系列提出的原始逻辑门布局（Primitive Logic Gate Placement）重新审视了物理感知综合，通过构建延迟驱动的迭代映射框架，引入结构感知的负载模型，结合近似空间信息生成对后端更友好的网表。

这些最新的学术成果正是复芯智感 PhyLS 平台 的技术基石，标志着物理感知综合已从局部的修修补补，走向了基于精准物理模型的全局重构时代。

03 物理感知综合的核心技术挑战

尽管优势显著，但在实际工程应用中，物理感知综合仍需攻克三大技术难关：

1. 前后端表征差异的跨越
如何在设计流程的最早期，利用有限的信息精准预测布局与布线参数，是实现快速收敛的前提。

2. 多物理约束的协同优化
随着工艺复杂度提升，需同时兼顾时序、功耗、面积、拥塞度及散热等多重目标。难点在于构建高效的算法，将这些后端约束有效地前置并在逻辑优化阶段进行解算。

3. 计算复杂度与求解效率的平衡
在引入物理信息后，综合阶段的搜索空间呈指数级爆炸。如何利用现代硬件强大的算力，在可接受的时间内找到最优解，对算法架构和计算效率提出了极高的要求。

04 行业共识｜物理感知综合的未来方向

物理感知综合彻底摒弃了对线负载模型的依赖，通过融入物理指导与早期拥塞预测，实现了从“猜测-期望”到 “预测-收敛”的模式升级。面向未来，物理感知综合技术的应用前景已远超传统范畴：

• 赋能传统 2D EDA： 对于成熟工艺与常规设计，PAS 能通过更精准的优化策略，挖掘出更优的 PPA，让成熟制程芯片也能获得越级性能。
• 适配 Chiplet 与 3D IC： 在多芯片封装与三维集成时代，片间互连与散热问题成为设计核心。物理感知综合能够提前感知 Chiplet 间的物理约束及 3D 堆叠带来的热效应，成为连接先进封装设计的桥梁。

行业已形成共识：统一的数据模型、高精度的物理参数预测以及大规模智能搜索优化，是下一代 EDA 的核心竞争力。

复芯智感的 PhyLS 平台精准契合这一需求，不仅填补了相关领域的技术空白，更以轻量级、高兼容的形态，为国内 EDA 生态提供了核心引擎支撑。无论是助力传统芯片降本增效，还是赋能 Chiplet、3D IC 等前沿设计，PhyLS 致力于利用强大的算力基础，为芯片设计构建坚实的硬件根基。

文案：孙迎新、潘鸿洋 | 排版：孙迎新 | 审核：潘鸿洋